供应CY2309ZXC

特性

10-MHz于100 -年/ 133兆赫的操作范围,兼容

随着CPU和PCI总线频率

零投入产出传输延迟

典型的cycle-to-cycle?60 ps抖动(高驱动)

多个low-skew输出

- 85 ps典型的output-to-output倾斜

——一个输入驱动五输出(CY2305)

——一个输入驱动9输出,分组为4 + 4 + 1

(CY2309)

兼容的系统?奔腾

测试模式绕过锁相环(PLL)(CY2309

只有[参见“选择输入解码”在*二页])

在150年16-pin?可用空间- mil SOIC或

4.4 - mm TSSOP包(CY2309),有,150 - mil

SOIC包(CY2305)

3.3 V操作

工业温度可用

功能描述

是一种低成本的CY2309 3.3 V零延迟缓冲设计

分发高速时钟,可以在一个16-pin SOIC

或者TSSOP包。这个CY2305是一个有版本的

CY2309。它接受一个引用输入,然后开车五

low-skew时钟。1 H版本的每个设备操作的

到*——/ 133兆赫频段,并有较高的冲动比

1设备。所有的部分已经PLLs芯片上的一个锁

输入时钟裁判别针。锁相环芯片上的反馈和

结果获得CLKOUT垫。

有两个银行的CY2309四输出每个,可以

由选择所示的输入“选择输入

解码”表在*二页。如果所有输出时钟并不是必需的,

BankB可以three-stated。选择输入还允许

输入时钟应该直接应用到芯片和输出

系统测试的目的。

CY2305和CY2309的PLLs输入一个省电模式

当没有上升的边REF输入。在这种状态下,

输出three-stated和锁相环是关闭的,结果

在不到12.0μA当前吸引商业温度

设备和25.0μA工业温度部分。这个

CY2309 PLL关闭一个额外的案例中所示

下面的表格。

多个CY2305和CY2309设备可以接受相同的

输入时钟,并分发它。在这种情况下,倾斜的之间

输出两个设备的**是少于700 p。

CY2305 / CY2309的有两种可用的/三种不同的配置,

如图中所示的排序信息(参阅*10页)。这个

CY2305-1 / CY2309-1是较基本的部分。这个CY2305-1H /

CY2309-1H是high-drive版本的1,它的崛起和

下降速度远远优于1 s。

联系方式:
深圳市捷乐顺电子有限公司
电话: 周先生
Q
地址：深圳市福田区华强电子世界三期  2A002
邮箱:1965460848@
捷乐顺电子以贴心的服务，过硬的产品质量，真诚的态度，**高的信誉，真诚为您服务！